**Invention Name: Insulation Structure for Epitaxial Electronic Elements** 

**Publication Number: 447775** 

**Application Number: 089211724** 

**Application Date**: July 7, 2000

Inventor: 1. C.Y. LEE

2. Hsiao-Lin KUO

3. Shih-Kuan LIU

Inventor Address: 1. No. 32, Lane 24, Minsiang 1st St., Hsinchu City,

Taiwan

- 2. No. 83, Mai-Shu-Jen, Chien-Shih Hsiang, Hsinchu Hsien, Taiwan
- 3. 18F, No. 31, Jianjhong 1st Rd., Hsinchu City, Taiwan

**Applicant: INPAQ TECHNOLOGY CO., LTD.** 

Applicant Address: 4F., No. 136, Sec. 3, Ren-Ai Rd., Da-An District, Taipei
City 106, Taiwa

## 中華民國專利公報 [19] [12]

[11]公告編號: 447775

٠,٠٠٠,٠

[44]中華民國 90年 (2001) 07月21日

新型

全 4 頁

[51] Int.Cl 06: H01L21/76

[54]名 稱:積層式晶片型電子元件之絕緣結構

[21]申請宋號: 089211724 [22]申請日期:中華民國 89年(2000) 07月07日

[72]制作人:

副作 人: 李俊逵 新

新竹市東區民享一街二十四卷三十二號

郭小麟

新竹縣尖石鄉夜樹仁八十三號 新竹市建中一路三十一號十八樓之二

[71]申請人:

**佳邦科技股份有限公司** 

台北市仁爱路三段一三大號四樓

[74]代理人: 鄭再欽 先生

[57]申請專利範屬:

1

.

5.

- 1.一種積層式晶片型電子元件之絕緣結構,其特徵在於:是種積層式晶片型 電子元件之絕緣結構,係於以半導體 性或不具有高絕緣特性之材料作為本 體之積層式晶片型電子元件中,於本
- 2.如申請專利範國第1項之積層式晶片型 電子元件之絕緣結構,其中,絕緣結 構層並不存在於內電極外端與蠟電極 之間,但亦存在於本體層鐵部的周面 上者。

體周面上被覆一層絕緣材料者・

- 3.如申請專利範圍第1項成第2項之積層 式晶片型電子元件之絕緣結構,其 中,繼電極之外並被覆一層焊接介面 贈者。
- 4.如申請專利範圖第1項或第2項之積層 式晶片型電子 元件之絕緣結構,其 中,絕緣結構層係於具有內電極之本 體形成後、端電極形成的,被覆於整 個本體之上者。

圖式簡單說明:

第一圖為智見積層式晶片型電子元 件之平面示意圖:

2

第二圖 A 為第一圖所示之一實施例 的智見積層式晶片型電子元件從 A-A 線 所處之剖面結構圖;

第二圖 B 為第一圖所示習見積層式 晶片型電子元件從 B-B 線所跟之剖面結 機圖:

10. 第三圖 A 為第一圖所示之習見積層 式晶片型電子元件先製成階電極後絕緣 被覆之另一實施例構造從 A-A 線所視之 函面結構圖:

第三圖 B 為第一圖所示之智見積層 15. 式晶片型電子元件先製成端電極後絕緣 被覆之另一實施例構造從 B-B 線所視之 剖面結構圖:

> 第四個 A 為第一個所示之智見積層 式晶片型電子元件使用特殊衛電極材料

20. 又一實施例構造從 A-A 線所跟之剖面結


3

## 横圖:


第四 B 圖為第一圖所示之習見發層 式晶片型電子元件使用特殊端電極材料 又一實施例構造從 B-B 線所視之剖面結 構圖: 4

第五圖 A 與第五圖 B 為本創作積層 式晶片型電子元件絕緣結構之剖面結構 圖:


第六圖為本創作積層式晶片型電子 5. 元件絕緣結構之簡易流程示意圖·




第一圖




第二圖



第三圖



第四圖



电子元件本體 絕緣層被覆 端電極形成 電 鎮 第六圖

**- 6868 -**